1. Schaltungsidee und Beschreibung
2. Bedienung
3. Verwandte Themen

Bild 1 - Stromlaufplan der Gesamtschaltung für Z80-Systeme.  (STB und OE von D3 und D4sind wie D6 anzuschließen)

Die Baugruppe wird anstelle der CPU in die Grundplatine des AC 1 eingesetzt. Sie realisiert einen komplett getriebenen Adress-System- und -Datenbus, der dann am Systemsteckverbinder zur Verteilung verfügbar ist.
Über die Auswertung des Signals- BUSAK ist ein DMA-Betrieb möglich. Alle Bustreiber werden bei aktiven BUSAK in den Tristatezustand geschaltet. Das Signal BUSAK steht mit 16 mA Belastbarkeit am Systembus zur Verfügung. Zusätzlich wird über die Gatter 6.1 und 6.2 ein mit RESET verknüpftes Ml-Signal zum Rücksetzen der Peripheriebausteine erzeugt. Die Datenrichtung wird über RD und M1 umgeschaltet. Dadurch ergeben sich keine Einschränkungen der Interruptfähigkeit des Rechners.
Als Treiber für die Adress- und Systemsignale kommt der DS 8282 und für die Daten der DS 8286 zum Einsatz. Die Logikfunktionen habe ich durch je einer D 200 und DL 008 realisiert (s. Bild 1). Die Baugruppe besteht aus zwei zweiseitigen Leiterplatten. Die Leiterplatte l (Bild 2.1 bis 2.3) enthält die Treiber für die Pin 01 bis 20 der CPU, Leiterplatte 2 (Bild 3.1 bis 3.3) die Bauelemente für die Pins 21 bis 40 der CPU.
Die Anschlüsse der CPU und die des Bussystems sind als Lötflächen ausgeführt und werden sämtlich durchkontaktiert. Wenn die CPU in einer Fassung steckt, sind die Busanschlüsse mit Pins aus defekten IS zu versehen. Am besten eignen sich die vergoldeten Pins von defekten EPROMs. Soll die Baugruppe eingelötet werden, übernehmen kurze Drahtstücken die Funktion der Pins. Mit ihnen realisiert man gleichzeitig die Durchkontaktierung der Busanschlüsse. Alle anderen Durchkontaktierungen werden an den Pins der IS oder an den in den Bildern 2.3 und 3.3 bezeichneten Stellen vorgenommen. Jede Teilleiterplatte ist einzeln zu überprüfen, später ist ein Fehler schwerer zu beheben.
Die Verbindungen A8, A9, A10 sowie HALT, IORQ und MREQ werden mittels Drahtbrücken von einer Leiterplatte zur anderen hergestellt. Das gleiche trifft auf die Signale RD und M1 zu, welche die Steuerung der Richtung des Datentreibers übernehmen. Ebenso verfährt man mit der Versorgungsspannung. Diese Arbeiten werden erst nach dem erfolgreichen Funktionstest der beiden Teilplatinen durchgeführt. Anschließend ist die komplette Baugruppe noch einmal zu überprüfen. Erst wenn sie funktioniert, wird die Baugruppe an den dafür vorgesehenen Flächen mittels Drahtbrücken zusammengelötet. Dazu steckt man sie am besten in eine Fassung oder in eine Lochplatine. Die CPU wird aufgesetzt, und wenn alles spannungsfrei sitzt, verlötet man die vier Abstandshalter allseitig. Nach einer nochmaligen Überprüfung ist nun die CPU einzulöten. Damit ist die Baugruppe fertig und kann in die AC 1-Grundleiterplatte eingesetzt bzw. eingelötet werden.
Die gesamte Baugruppe nimmt einen Strom von etwa 500 mA auf. Deshalb ist die Versorgungsspannung über die Lötösen noch zusätzlich an die Baugruppe heranzuführen. Sie wird am besten hinter der Einspeisung des Rechners abgegriffen. Als Stützkondensatoren gelangen 100-nF-Scheibenkondensatoren zum Einsatz (1 x je Treiber und für die CPU). Die TTL-Schaltkreise sind mit je 47 nF :gestützt. Um Schaltspitzen auszugleichen, ist noch ein Elektrolytkondensator von 220 μF-direkt auf der Baugruppe eingesetzt.
Die Baugruppe wurde in mehreren AC 1 getestet, ohne dass Probleme auftraten. Nach dem Einschalten muss sich der AC 1 wie gewohnt melden. Ist das der Fall, kann die Speichererweiterung angeschlossen und mit dem Speichertestprogramm getestet werden. Treten keine Fehler auf, kann die Bustreibergruppe im AC 1 bleiben. Dann ist die Verknüpfung von RE-SET mit MI auf der Originalplatine aufzuheben.
Werden Speichererweiterungen mit dRAMs betrieben, kann es zu verschiedenen Fehlern kommen. Diese sind jeweils zu ermitteln und abzustellen (TRAM, Oszilloskop). Als Ursache kommen dafür unter anderem Zeitprobleme in Frage, die durch einen Neuabgleich der Verzögerungsglieder zu beheben sind. Bei langsamen Speichern bzw. Speicherschaltungen sollte man bedenken, dass die Speicher 35 ns später aktiviert werden und die Daten erst 35 ns später der CPU zur Verfügung stehen. Insgesamt gehen also 70 ns im Bustreiber verloren, was in kritischen Fällen kein Befehlskodelesen mehr ermöglicht. Des weiteren führen je nach Aufbau des AC 1 bzw. der Busverteiler Reflexionen und Übersprechen in . den Leitungen zu verschiedenen Fehlern. Zur Verhinderung solcher Fehler sind die in [2] genannten Ausführungen zu beachten.
Es empfiehlt sich, Bustreiber erst einzusetzen, wenn die Busbelastung es erfordert. Je weniger Last der Bustreiber zu treiben hat, um so mehr Störungen treten auf der jeweiligen Busleitung auf. Thermische Probleme gab es nicht. Der hier praktizierte Aufbau sichert eine gute Wärmeableitung und bringt keine zusätzliche Wärmebelastung für die CPU mit sich.
Mit dem Einsatz dieser Baugruppe sind der Erweiterungsfähigkeit des AC 1 auf lange Zeit keine Grenzen gesetzt.. Natürlich ist diese Baugruppe auch in anderen Z 80-Rechnern einsetzbar.

Bild 2 - Stromlaufplan der Gesamtschaltung für Z80-Systeme.  (STB und OE von D3 und D4sind wie D6 anzuschließen)

Bild 5 bis 7

Bild 5: Leiterseite der Leiterplatte für D2, D4 und D7

Bild 6: Bestükkungsseite der Leiterplatte nach Bild 5

Bild 7: Bestükkungsplan der Teilplatine für D2/4/7