LC-80 - Vorbemerkungen - Schaltplan und feste Adressen - Interruptkaskade history menue Letztmalig dran rumgefummelt: 02.10.20 20:29:29
Der LC-80 war und ist ist neben dem POLY-Computer  wahrscheinlich der einzige und beste Rechner, um die Hardware auch eines modernen Rechnersystems verstehen zu lernen. Er gewährt einen Einblick in die Arbeitsweise des Z80-Prozessors sowie seiner Komponenten und eröffnet beim Studium seines Betriebssystems "neue Welten". Dies ist die Welt der Maschinensprache - bezogen auf den Z80 - kein Zuckerlecken - dies auch für erfahrene Programmier. Der LC-80 bietet neben dem POLYCOMPUTER einiges mehr an Features - der POLYCOMPUTER ist steuerungstechnisch noch sauberer aufgebaut (die Einzelschrittsteuerung ist heute noch aus elektronischer Sicht faszinierend) - beide Modelle sind jedoch ein Kompromiss.

LC-80

LC-80 - die Elektronik (Hardwareseite)

inhaltlich auf korrektem Stand - evtl. partiell unvollständig ;-)

Wissen für Fortgeschrittene der Informatik

Informatik-Profi-Wissen
  1. Originalunterlagen und Umrüstung auf 2116
  2. Modernisierte Version aus dem Jahr 2005
  3. Stabile Version aus dem Jahr 2006
1. Originalunterlagen und Umrüstung auf höher organisierte ROM sowie auch RAM history menue scroll up

Begrüßungsmonitor des LC-80

mein Schaltplan aus 2020 ;-) mit DIGCAD 4.0

auch in einem leicht konvertierbaren CAD-Format

  

mein Schaltplan aus '2004 ;-) mit DIGCAD 4.0

... und natürlich auch als downloadbare Datei im DIGCAD 4.0 -Format

Stromversorgung für den LC-80 beliebiger Bauvariante

Schaltplan mit 2116 für Andreas als .PDF-Datei
Ganz viel mit LC-80 befasst haben sich auch folgende Web-Sites bzw. deren Inhaber: Siehe auch hier

Schaltplan Teil I

Schaltplan Teil II

Bestückungsplan des Originals

geänderter Taktgenerator

Das Monitorprogramm ist in zwei ROM's U 505 (2x1 KByte) oder 1x2KByte 2716 enthalten.. Der RAM - Bereich wird durch 2 Schaltkreise U 214 realisiert. Davon sind die letzten 66 Byte für das Monitorprogramm reserviert.

ROM - RAM-Spezifizierung

HEX

DEZ
0000H ... 1FFFH ROM-Bereich 0D ... 8192D ROM-Bereich
2000H ... FFFFH RAM-Bereich 8193D ... 65535D RAM-Bereich

Adressen Belegung

  • 0000H ... 07FFH 1. ROM
  • ab 0800H ... 0FFFH 2. ROM
  • 2000H ... 23FFH 1 K-RAM-Speicher
  • ab 23EAH STACK (standardmäßig, wenn nicht anders geladen - Achtung: STACK wächst nach unten!!!)
  • ab 2300H bis 2307H Bildwiederholspeicher für Monitorprogramm (standardmäßig 8 Byte - Achtung: Bildwiederholspeicher wächst nach oben, wenn mehr als 8 Zeichen - z. B. Laufschrift!!!)

Durch den Decoderschaltkreis DS8205 (D209) wird der ROM-Bereich in Blöcken zu 2 KByte ausgewählt, bei der Adresse 0000H beginnend. Mittels des DS8205 auf Pos. D210 erfolgt die Decodierung des RAM-Bereiches in Blöcken zu 1 KByte, bei der Adresse 2000H beginnend.
Über den Anschluss MEMDI des CPU-Bus kann mit MEDI - L der gesamte interne Speicherbereich abgeschaltet werden.
Die im ROM-Bereich vorhandenen RESTART-Adressen sowie das Bit 0 und 1 von Port B werden für das Magnetband-Interface verwendet. Die Abfrage der Tastatur realisiert die User-PIO 1  D 207 durch die Bits 4 bis 7 von. Port B. Die Bits 0 ... 3 von Port B sowie das gesamte Port A stehen für den Anwender zur Verfügung, Dazu sind sie über den Steckverbinder "User-Bus" herausgeführt.

Zuordnung der Anzeige-Segmente zu Port A der System-PIO - Achtung: im Original sind die links-rechts-Anordnungen vertauascht ;-)

Hardware der Monitorsteuerung - Tastatur und Anzeige sowie PIO-Kanäle sind funktionsgebunden :-(

Interrupt-Kaskade

Der CTC-Baustein U 857 kann vom Anwender vollständig benutzt werden. Dazu sied alle vier C/TRG-Eingänge sowie drei ZC/TO-Ausgänge über den Steckverbinder "User-Bus" herausgeführt. Zur Interruptkaskadierung (IEO-IEI-Verknüpfung) besitzt der CTC die höchste Priorität, gefolgt von der User-PIO D207 und zuletzt die System-PIO D206.

Befehlscode ROM-Adresse Einsprungadresse im RAM Funktion
RST 0 0000H 2300H frei verfügbar
RST 1 0008H 2308H frei verfügbar
RST 2 0010H 2310H frei verfügbar
RST 3 0018H 2318H frei verfügbar
RST 4 0020H 2320H frei verfügbar
RST 5 0028H 2328H frei verfügbar
RST 6 0030H 2330H frei verfügbar
RST 7 0038H 2338H INT-Anzeige
NMI 0066H 2340H NMI-Behandlungsprogramme

Umleitungsadressen der NMI- und RESTART-Adressen
System/User/Erweiterung Adressbit für CE HEX-Portadresse Funktion
User-PIO A2 F8 Datenkanal A PIO 1
User-PIO A2 F9 Datenkanal B PIO 1
User-PIO A2 FA Controlkanal A PIO 1
User-PIO A2 FB Controlkanal B PIO 1
System-PIO A3 F4 Datenkanal A PIO 2
System-PIO A3 F5 Datenkanal B PIO 2
System-PIO A3 F6 Controlkanal A PIO 2
System-PIO A3 F7 Controlkanal B PIO 2
Erweiterungs-PIO A5 DC Datenkanal A PIO 3
Erweiterungs-PIO A5 DD Datenkanal B PIO 3
Erweiterungs-PIO A5 DE Controlkanal A PIO 3
Erweiterungs-PIO A5 DF Controlkanal B PIO 3
User-CTC 1 A4 EC Kanal 0
User-CTC 1 A4 ED Kanal 1
User-CTC 1 A4 EE Kanal 2
User-CTC 1 A4 EF Kanal 3
User-SIO A6 BC Datenkanal A SIO 1
User-SIO A6 BD Datenkanal B SIO 1
User-SIO A6 BE Controlkanal A SIO 1
User-SIO A6 BF Controlkanal B SIO 1
Erweiterungs-DMA A7 7F Controlkanal DMA

Feste Adressen einschließlich Erweiterungsbauelementen

Adressrechnung für System-PIO mit Adess-Bit 3 als CE-Signal (L-aktives Adress-Signal)

 
  Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 HEX-Adresse
          CE   C/D B/A  
Control Port A 1 1 1 1 0 1 1 0 F6
Control Port B 1 1 1 1 0 1 1 1 F7
DATA Port A 1 1 1 1 0 1 0 0 F4
DATA Port B 1 1 1 1 0 1 0 1 F5

Adressrechnung für User-PIO 1 mit Adess-Bit 2 als CE-Signal (L-aktives Adress-Signal)

 
  Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 HEX-Adresse
            CE C/D B/A  
Control Port A 1 1 1 1 1 0 1 0 FA
Control Port B 1 1 1 1 1 0 1 1 FB
DATA Port A 1 1 1 1 1 0 0 0 F8
DATA Port B 1 1 1 1 1 0 0 1 F9

Adressrechnung für User-PIO 2 mit Adess-Bit 5 als CE-Signal (L-aktives Adress-Signal)

 
  Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 HEX-Adresse
      CE       C/D B/A  
Control Port A 1 1 0 1 1 1 1 0 DE
Control Port B 1 1 0 1 1 1 1 1 DF
DATA Port A 1 1 0 1 1 1 0 0 DC
DATA Port B 1 1 0 1 1 1 0 1 DD

Adressrechnung für User-SIO mit Adess-Bit 6 als CE-Signal (L-aktives Adress-Signal)

 
  Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 HEX-Adresse
    CE         C/D B/A  
Control Port A 1 0 1 1 1 1 1 0 BE
Control Port B 1 0 1 1 1 1 1 1 BF
DATA Port A 1 0 1 1 1 1 0 0 BC
DATA Port B 1 0 1 1 1 1 0 1 DD

Adressrechnung für User-CTC mit Adess-Bit 4 als CE-Signal (L-aktives Adress-Signal) - wichtiger Hinweis: der CTC hat nur Steuerports und folgerichtig keine Daten

 
  Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 HEX-Adresse
        CE     CS1 CS0  
Chanal 0 1 1 1 0 1 1 0 0 EC
Chanal 1 1 1 1 0 1 1 0 1 ED
Chanal 2 1 1 1 0 1 1 1 0 EE
Chanal 3 1 1 1 0 1 1 1 1 EF

 
Steckerleiste 26polig, indirekt

 

Pin A B
1 (+5V) /BSTB
2 ARDY /ASTB
3 PIO B3 PIO A0
4 PIO B2 PIO A1
5 PIO B1 PIO A2
6 PIO B0 PIO A3
7 BRDY PIO A4
8 ZC/TO0 PIO A5
9 ZC/TO1 PIO A6
10 ZC/TO2 PIO A7
11 C/TRG2 C/TRG0
12 C/TRG3 C/TRG1
13 GND GND

 E/A-Steckverbinder X1 (User-Bus)
Steckerleiste 58polig, indirekt

 

Pin A B
1 GND AB2
2 GND AB6
3 AB7 AB5
4 AB8 AB4
5 AB9 DB0
6 - DB1
7 - AB0
8 - AB1
9 - AB3
10 - DB6
11 - DB7
12 - DB2
13 - DB3
14 - DB4
15 - DB5
16 /NMI /IORQ
17 CLOCK /RD
18 AB14 /INT
19 AB15 AB10
20 /WR AB11
21 /MREQ AB13
22 /HALT /MEDI
23 AB12 /RESET
24 /BUSAK /M1
25 /WAIT -
26 /BUSRQ -
27 /RFSH -
28 (+5V) -
29 (+5V) -

 Systemsteckverbinder X2 (CPU-BUS)
Adresse    Belegung
0000H - 07FFH 1. 2-KB-EPROM
0800H - 0BFFH 2. 2-KB-EPROM
0C00H - 0FFFH 3. 2-KB-EPROM (optional)
1000H - 17FFH 4. 2-KB-EPROM (optional)
1800H - 1FFFH 5. 2-KB-EPROM (optional)
2000H - 23FFH 1kB-RAM-Speicher
2400H - 27FFH 1kB-RAM-Speicher (optional)
2800H - 2BFFH 1kB-RAM-Speicher (optional)
2C00H - 2FFFH 1kB-RAM-Speicher (optional)

Decodierlogik des Standard-LC-80

Durch den Decoderschaltkreis DS8205 (D209) wird der ROM-Bereich in Blöcken zu 2 KByte ausgewählt, bei der Adresse 0000h beginnend. Mittels des DS8205 auf Pos. D210 erfolgt die Decodierung des RAM-Bereiches in Blöcken zu 1 KByte, bei der Adresse 2000h beginnend. Über den Anschluss MEDI des CPU-Bus kann mit MEDI = L der gesamte interne Speicherbereich abgeschaltet werden.
2. Modernisierter LC-80 history menue scroll up
Der hier vorgestellte LC-80 kann eine wieder herstellbare Version des Vorgängermodells werden. Dazu wurde im Laufe der Jahre der Adressdecoder an neue Speicherbausteine angepasst ist der LC-80 erst einmal wieder replizierbar.

Begrüßungsmonitor des LC-80

mein Schaltplan aus '2004 ;-) mit DIGCAD 4.0

... und natürlich auch als downloadbare Datei im DIGCAD 4.0 -Format
3. Modernisierter LC-80 mit stabilem Adressdecoder sowie aktuellen Bauelementen - die Anzeigetreiber sind komplett auf Treiberschaltkreise umgesetzt history menue scroll up
Der hier vorgestellte LC-80 kann eine wieder herstellbare Version des Vorgängermodells werden. Dazu wurde im Laufe der Jahre der Adressdecoder an neue Speicherbausteine angepasst sowie die auf seiten der Anzeige die Segment-, aber auch die Digittreiber durch hochintegrierte Schaltkreise (in der Funktion als Verstärker) ersetzt.
weitere Detailinformationen gibt's hier

Begrüßungsmonitor des LC-80

mein und Tammy's Schaltplan aus '2006 ;-) mit DIGCAD 4.0

... und natürlich auch als downloadbare Datei im DIGCAD 4.0 -Format

zur Hauptseite		 © Samuel-von-Pufendorf-Gymnasium Flöha © Frank Rost im Oktober 2002

... dieser Text wurde nach den Regeln irgendeiner Rechtschreibreform verfasst - ich hab' irgendwann einmal beschlossen, an diesem Zirkus nicht mehr teilzunehmen ;-)

„Dieses Land braucht eine Steuerreform, dieses Land braucht eine Rentenreform - wir schreiben Schiffahrt mit drei „f“!“

Diddi Hallervorden, dt. Komiker und Kabarettist