Weitere Blockschaltbilder Z80 CTC (in der DDR UA 857 (oder UB 857)

Letztmalig dran rumgefummelt: 02.02.05 18:01:17

Implementiert in ein 28-poliges DIL-Gehäuse präsentiert sich die Z80-CPU mit einem 8 Bit breitem Daten-BUS als Aritmetic-Logical Unit mit 158 Basisbefehlen (insgesamt 796 Befehle) mit 3 leitungsfähigen Interruptmodi und einem linear adressierbarem Speichervolumen von 64 KByte (das entspricht 65536 Adressen). Die CPU verfügt über nur eine 5 Volt-Versorgungsspannung, einen Einphasentakt. Alle Ausgänge sind TTL-kompatibel und können eine Standardlast treiben.

1. Ausführliches Blockschaltbild   2. Vereinfachtes Blockschaltbild   3. CTC-Port-Schaltbild

Ausführliches Blockschaltbild

	Das Blockschaltbild vom Zähler/Zeitgeber ist im Bild unten dargestellt. Der CTC besteht aus einem CPU-Buspuffer, einer internen Steuerlogik, einer Interruptsteuerlogik und der Logik der vier unabhängigen Kanäle. Der CPU-Buspuffer dient zur Anpassung der Daten- und Steuerinformationen an das Standardzeitverhalten des Systems U880 und ermöglicht eine direkte Zusammenschaltung des CTC mit der CPU U880. Die interne Steuereinheit überwacht in Abhängigkeit vom Systemtakt und von den CPU-Steuersignalen die Funktion der Einheit. Sie steuert den Datenaustausch zwischen CPU und dem CTC-Kanal, der durch die Kanalauswahleingänge CSO und CS1 binär kodiert angesprochen wird.
	Architektur und Programmierung der Z80 CTC

2. Vereinfachte Struktur Z80 CTC (oder CTC U857)

	Das Blockschaltbild vom Zähler/Zeitgeber ist im Bild unten dargestellt. Der CTC besteht aus einem CPU-Buspuffer, einer internen Steuerlogik, einer Interruptsteuerlogik und der Logik der vier unabhängigen Kanäle. Der CPU-Buspuffer dient zur Anpassung der Daten- und Steuerinformationen an das Standardzeitverhalten des Systems U880 und ermöglicht eine direkte Zusammenschaltung des CTC mit der CPU U880. Die interne Steuereinheit überwacht in Abhängigkeit vom Systemtakt und von den CPU-Steuersignalen die Funktion der Einheit. Sie steuert den Datenaustausch zwischen CPU und dem CTC-Kanal, der durch die Kanalauswahleingänge CSO und CS1 binär kodiert angesprochen wird.
	CTC-Blockaufbau
	Das Blockschaltbild vom Zähler/Zeitgeber ist im Bild 3.4.1 dargestellt. Der CTC besteht aus einem CPU-Buspuffer, einer internen Steuerlogik, einer Interruptsteuerlogik und der Logik der vier unabhängigen Kanäle. Der CPU-Buspuffer dient zur Anpassung der Daten- und Steuerinformationen an das Standardzeitverhalten des Systems U880 und ermöglicht eine direkte Zusammenschaltung des CTC mit der CPU U880. Die interne Steuereinheit überwacht in Abhängigkeit vom Systemtakt und von den CPU-Steuersignalen die Funktion der Einheit. Sie steuert den Datenaustausch zwischen CPU und dem CTC-Kanal, der durch die Kanalauswahleingänge CSO und CS1 binär kodiert angesprochen wird.
	den Faktor 16 oder 256 herunterteilt. Er stellt in der Betriebsart Zeitgeber den Eingangstakt für den 8-bit-Rückwärtszähler bereit. Das Zeitkonstantenregister ist ein 8-bit-Zwischenspeicher, das durch einen Ausgabebefehl (OUT-Operation der CPU) geladen werden kann. Es dient in beiden Betriebsarten des CTC-Kanals zum Voreinstellen des Rückwärtszählers. Der Inhalt des Zeitkonstantenregisters wird automatisch beim Nulldurchgang des Rückwärtszählers und bei der Initialisierung des Kanals in den Zähler eingeschrieben. Der Rückwärtszähler ist ein 8-bit-Zähler, dessen aktueller Zählerstand durch einen Eingabebefehl (IN-Operation) von der CPU gelesen werden kann. Er wird in beiden Betriebsarten durch das Zeitkonstantenregister voreingestellt. In der Betriebsart Zähler wirkt der Kanaleingang CLK/TRG als Takteingang des Rückwärtszählers. In der Zeitgebermode erfolgt die Taktung des Zählers durch den Ausgang des 8-bit-Vorteilers. Bei einem Nulldurchgang des Rückwärtszählers wird am Kanalausgang ZC/TO ein positiver Impuls erzeugt. Gleichzeitig kann durch dieses Ereignis in Abhängigkeit von der Interruptfreigabe eine Interruptanforderung ausgelöst werden. Der Rückwärtszähler des CTCKanals 3 besitzt keinen Ausgang ZC/TO. 3.4.3. Erläuterung der Anschlussbelegung Im Bild 3.4.3 ist die schematische Anschlussbelegung der IS U857 dargestellt. Die Funktion der einzelnen Pins soll im folgenden näher beschrieben werden. D0 ... D, Data Bus (bidirektional, tristate) Über den Datenbus des Systems U880 erfolgt der Datenaustausch (Steuerwörter, Interruptvektoren, Zählerstände) zwischen der CPU und dem Zähler/Zeitgeber.

3. CTC-Kanal-Logik

Grundstruktur eines Z80-CTC-Kanals

4. Z80-CTC - Logische Struktur

Grundstruktur eines Z80-CTC-Kanals