6516 history menue

16 KByte RAM (entspricht 2K × 8 Bit)

Pin-Belegung des 24-poligen DIL's 6516

Statischer 16-Kbit-Speicher U 6516 DG
Die integrierten Schaltungen des Typensortiments U 6516 DG sind statische Schreib-LeseSpeicher mit wahffreiem Zugriff (sRAM), die in einer modernen CMOS-Technologie gefertigt werden. Die einzelnen Typen unterscheiden sich in der Ruhestromaufnahme, der Zugriffs- bzw. Zykluszeit und den Betriebsbedingungen. Für die stromarmen UL-Typen wird Datenerhalt bis Ucc = 2 V garantiert (Schlafzustand).
Die Schaltkreise sind für den Einsatz in Geräten der Datenerfassung und -verarbeitung sowie der Automatisierungstechnik als Pufferspeicher bestimmt. Auf Grund ihres geringen Leistungsverbrauchs sind sie für tragbare Geräte bestens geeignet. Die Speicherschaltkreise zeichnen sich durch folgende Haupteigenschaften aus:

Von dem Grundtyp U 6516 DG 15 werden zwei Selektionstypen mit geringerer Ruhestromaufnahme abgeleitet (s. Tafel 1). 
Während für die Ansteuerung des 250-ns Typs ein minimaler H-Pegel von 2,2V ausreichend ist, benötigen die 150-ns-Typen einen H-Pegel von mindestens UCC-2V.

Bild 1 zeigt die Anschlussbelegung und das Schaltungskurzzeichen der Speicherfamilie U 6516 DG

Aufbau
Das Blockschaltbild ist im Bild 2 dargestellt. Die Schaltkreise bestehen aus folgenden Funktionsgruppen: 

Für den Anwender der Speicherschaltkreise hat die Redundanz keinen Einfluss auf die elektrischen Kennwerte. Als Speicherelement wurde die konventionelle Sechstransistorzelle verwendet. Sie besteht aus vier n-Kanal-Enhancementtransistoren, die als zwei Schalt- und zwei Transfertransistoren zudem Bitleitungspaar fungieren, und zwei p-Kanal-Enhancementtransistoren als Lastelemente für die Inverter der Zelle. Dadurch wird ein geringer Querstrom im Ruhezustand ermöglicht. Je acht benachbarte Speicherzellen werden gleichzeitig durch einen Spaltendekoder ausgewählt.
In der zur Herstellung verwendeten CMOS-Technologie mit n-Substrat und p-Wanne haben die Transistoren eine Kanallänge von etwa 2,um und eine Gateoxiddicke von 40 nm.
In dem neuen Fotolithografieniveau, in dem auch der 64-Kbit-dRAM U2164C gefertigt wird, wurde für eine Speicherzelle eine Fläche von 27,um x 34,25,um benötigt. Der Speicher beinhaltet insgesamt etwa 107000MOS-Transistoren, die auf einer Chipfläche von 4,18 mm x 6,35 mm 26,54 MMZ integriert sind. 

Funktionsbeschreibung

Neben dem Schlafzustand wurden für die Schaltkreise des Typensortiments U 6516 DG die Arbeitszyklen Lesezyklus, Schreibzyklus und kombinierter Lese-Schreib-Zyklus festgelegt. Die entsprechenden Taktdiagramme zeigen die Bilder 3 bis 6.

Bild 2 zeigt das Blockschaltbild U 6516 DG


Im nicht ausgewählten Zustand (/CE = H) sind die Datenausgänge hochohmig. Die Adresseingänge sind geöffnet, und die Gatter schalten die sich ändernden Adressen bis zu den Zeilen- und Spaltendekodern durch, was einen Querstrom zwischen UCC und USS durch den Schaltkreis zur Folge hat.
Der Schaltkreis wird mit /CE = L ausgewählt. Mit der H-L-Flanke von /CE werden die vorher angelegten Adressen zwischengespeichert. Deshalb ist das Einhalten der Adressvorhaltezeit unbedingt notwendig. Die mit diesen Adressen gewählten acht Zellen können entsprechend dem logischen Signal von /WE gelesen bzw. beschrieben werden.
In der Betriebsart Lesen (/CE = L, /WE = H) gelangt die Information aus den acht Zellen über die Bitleitungen, die Leseverstärker und Datenleitungen bis zu den Datenausgangsstufen (internes Lesen). Durch das, /OE-Signal können die Datenausgänge separat aktiviert werden. Mit der H-L-Flanke von /OE werden die Dätenausgänge aus dem hochohmigen Zustand heraus geöffnet, und die binären Information steht an D0 bis D7 niederohmig zur Verfügung.
Durch den /OE-Eingang kann die Zugriffszeit zu den Daten verkürzt werden. In komplexeren Rechneraufbauten steht der externe Datenbus während der Zeit des internen Lesens zur Übertragung anderer Informationen noch zur Verfügung. Der /OE-Eingang ist den Signalen /CE und /WE untergeordnet.
Im Schreibzyklus (/CE = /WE = L) wird die an den Datenausgängen D0 bis D7 anliegende Information in die vorher adressierten acht Speicherzellen eingeschrieben. Nach dem stabilen Anliegen der einzuschreibenden Daten entsprechend den Betriebsbedingungen wird der Schreibzyklus mit der L-H-Flanke von /CE oder /WE beendet. Die Dateneingänge besitzen keine Torschaltungen, so dass auch bei /CE = H durch die ersten Inverter der Dateneingänge ein Querstrom während des Schaltens der anliegenden Daten fließen kann. Durch /WE = L werden die Datenausgänge in den hochohmigen Zustand geschaltet, wodurch das Signal am /OE-Eingang beliebig sein kann. Zur Realisierung inaktiver Datenausgänge ist aber die Erfüllung der Bedingungen tCLWH >= tCLCH und tWLCH >= tCLCH notwendig.
Beim kombinierten Lese-Schreib-Zyklus wird die Information aus den adressierten Zellen gelesen und anschließend die neue Information in diese Zellen geschrieben. Dabei ist zu beachten, dass zur Vermeidung von Buskonflikten vor Anlegen der neuen Eingangsdaten die Datenausgänge in den hochohmigen Zustand überwechseln müssen (t entspricht tCHQZ). Die Zeit tCHQZ wird den Zeiten tWLQZ und tOHQZ gleichgesetzt.
Für die ruhestromarmen Typen UL6516DGl5 und UL6516DG25 wird Datenerhalt bis UCC = 2 V (Schlafzustand) mit geringem Schlafstrom garantiert. Entsprechend dem Anwendungsfall beim Hauptanwender wurde für die Messung des Schlafstroms UCCS = 3V festgelegt. Im Schlafzustand (2V <= UCCS <4,75V) muss der Schaltkreis durch /CE = H inaktiviert sein.
Nach Beendigung des Schlafzustandes (UCC = 4,75V) ist für die interne Vorladung die Einhaltung der Zeit tCHCL notwendig.
Die einzelnen Betriebsarten sind in Tafel 2 zusammengestellt.
In den Bildern 7 bis 14 sind typische Abhängigkeiten einiger Kennwerte der Speicherfamilie U6516DG dargestellt. Änderungen der typischen Werte sind im Rahmen der weiteren Typoptimierung möglich. Die Tafeln 3 bis 7 geben Auskunft über die Grenzwerte, die statischen und dynamischen Betriebsbedingungen und die statischen und dynamischen Kennwerte.