Z80 CPU (in der DDR U880) Funktionsbeschreibung

Das System der zweiten Leistungsklasse mit dem Mikroprozessor U880 als bestimmendem MOS-LSI-Schaltkreis erfährt durch die Bereitstellung komplexer Peripherieschaltkreise eine wesentliche Hardwareunterstützung. Zur Schaltkreisfamilie gehören folgende 
systemzugehörige LSI-Elemente:

• U880 8-bit-Einchip-CPU, 158 Basisbefehle, paralleles Bussystem, leistungsfähige Interruptstruktur
• U855 parallele Ein-/Ausgabe-Einheit (PIO), zwei 8-bit-Ports
• U856 serielle Ein-/Ausgabe-Einheit (SIO), zwei Vollduplex-Kanäle mit Modemsteuerung, synchrone und asynchrone Betriebsarten (U8560, U8561) bzw. nur asynchrone Betriebsarten (DART U8563)
• U857 Zähler/Zeitgeberschaltkreis (CTC), vier 8-bit-Kanäle mit 8-bit-Vorteiler

U858 DMA-Steuereinheit (DMAC), zwei unabhängige Adressports für Datenquelle und Datensenke.
Diese Bauelemente sind prinzipiell mit unterschiedlichen Arbeitsgeschwindigkeiten und in zwei Arbeitstemperaturbereichen lieferbar. Die 4-MHz-Versionen der LSI-Elemente der Prozessorfamilie haben die Typbezeichnungen UA880, UA855, UA856, UA857 
und UA858. Die CPU UA880 erreicht hierbei eine typische Befehlsabarbeitungszeit von 1 s. Die Standardversion des Systems weist eine Taktfrequenz von 2,5 MHz auf (UB880, UB855, UB856, UB857, UB858).
Der Arbeitstemperaturbereich der Schaltkreisfamilien UA880 und UB880 beträgt 0 bis 70'C. Die Bauelemente sind jedoch auch in einem erweiterten Temperaturbereich von -25 bis 85'C lieferbar. Sie werden dann als VB880, VB855 usw. bezeichnet. Die elektrischen und dynamischen Kennwerte entsprechen denen der UB-Typen.
Die genannten, dem Mikroprozessorsystem U880 zugehörigen Bauelemente sind vollständig kompatibel zu den jeweiligen Typen der international weit verbreiteten Familie Z80 der Firma Zilog/USA.
Zur Realisierung von kompletten Mikrorechnern steht eine breite Palette von MOS- und bipolaren Ergänzungselementen zur Verfügung. Als Speicher sind die nachstehenden Bauelemente vorgesehen:

• U505 8-Kbit-(1 Kbit x 8)-ROM, Zugriffszeit 450 ns (ähnlich i2308 von Intel/USA)
• U555 8-Kbit-(1 Kbit x 8)-EPROM, Zugriffszeit 450 ns (kompatibel 2708)
• U2716 16-Kbit-(2 Kbit x 8)-EPROM, Zugriffszeit 350 ns, 450-ns oder 650 ns
• U202 1-Kbit-(1 Kbit x 1)-RAM, statisch, nSGT, Zugriffszeit 400 ns (kompatibel zu 2102 bzw. K565RU2A aus UdSSR)
• U214 4-Kbit-(1 Kbit x 4)-RAM, statisch, nSGT, Zugriffszeit 200 ns, 300 ns oder 
  450 ns (kompatibel zu 2114 bzw. MK4114)
• U224 4-Kbit-(1 Kbit x 4)-RAM, statisch, CMOS-Technologie, Zugriffszeit 300 ns oder 450 ns (kompatibel zu 6514)
• U256 16-Kbit-(16 Kbit x 1)-RAM, dynamisch, nSGT, Zugriffszeit 200 ns (kompatibel zu MK 4116 bzw. K565RU3A aus UdSSR)
• U2164 64-Kbit-(64 Kbit x 1)-RAM, dynamisch, nSGT, Zugriffszeit 200 ns (kompatibel zu i2164 bzw. K565RU5A aus UdSSR)
  

Die Geschwindigkeiten der Speicherbauelemente genügen je nach Rechnerkonfiguration den Systemforderungen der Prozessorvarianten. Als bipolare Standardbauelemente sind Schottky-Schaltkreise zur Adreßdekodierung (DS8205), zur Bustreibung (DS8216, DS8286, DS8287) sowie Latches (DS8282, DS8283) vorhanden.

Bedeutung für andere Mikroprozessorsysteme

Aufgrund der großen Flexibilität und Leistungsfähigkeit der peripheren Systemelemente (PIO, SIO, CTC, DMAC) bietet es sich an, diese Bauelemente auch in anderen Mikroprozessorsystemen einzusetzen.
Zum einen haben die beiden komplexesten Peripherieelemente (SIO, DMAC) bereits durch ihre Struktur die Möglichkeit, in systemfremden Mikrorechnern eingesetzt zu werden (z. B. 8-bit-Mikroprozessorsystem 8080 bzw. K580 aus UdSSR oder 16-bit-Mikroprozessorsystem 8086 bzw. K1810 aus UdSSR). Hierzu sind bei den letztgenannten Peripherieelementen Kommandos implementiert worden, die das U880-zugehörige Interruptverhalten in anderen Systemen softwaremäßig simulieren können.
Zum anderen können die peripheren Elemente unter Zwischenschaltung einer Anpasslogik in dem 16-bit-Mikroprozessorsystem U8000 genutzt werden. In diesem als Minimalsystem konfigurierten Prozessorsystem werden diese peripheren Funktionen nicht durch systemeigene Bausteine unterstützt, so daß die Anpassung der U880-Peripherie große Bedeutung besitzt. Zum Einsatz können hierbei die'~UA-Typen kommen, da das System U8000 ebenfalls mit 4 MHz Systemtakt arbeitet.
Der Vollständigkeit wegen ist im Bild 2.3.1 die Anpaßschaltung der UA880-Peripherie an die CPU U8000 dargestellt. Ihr Verständnis ist aber nur mit Kenntnis der nachfolgenden Abschnitte und der Struktur des U8000 möglich.
Die CPU U8000 hat einen gemultiplexten Daten-/Adreßbus, dessen Belegung mit Hilfe der Signale AS (Address Strobe) und DS (Data Strobe) gekennzeichnet ist. Über den Adreßdekoder wird in gewohnter Art und Weise die Chipauswahl (CE) für die peripheren Elemente vorgenommen. Das U8000-seitige Signal IORQ wird hierbei aus Statusinformationen gewonnen.
Besonderheiten treten bei der Interruptbearbeitung auf. Die Anmeldung erfolgt wie im System U880 an einen maskierbaren Interruptanfordereingang (für vektorisierte Interrupts) der CPU. Für die Quittierung steht jedoch ein Signal (VIACK) aus den 
Statuslinien zur Verfügung, das in die entsprechende Belegung von M1 und IORQ der Peripherie umgesetzt werden muß. Gleichermaßen muss die Rückkehr aus einer Interruptbearbeitungsroutine simuliert werden, da der RETI-Befehl mit den Op-Kodes EDH 
und 4DH nicht vorhanden ist. Hierzu dient die mit RETI gekennzeichnete Geräteadresse an IS1, zu der am Ende einer Bearbeitungsroutine nacheinander die Bytes EDH und 4DH ausgegeben werden müssen.
Somit ist die vollständige systemseitige Einbeziehung der Peripherieelemente UA855, UA856, UA857 und UA858 in das Prozessorsystem U8000 mit geringem Schaltungsaufwand gegeben.