Versuch Kombinatorische & Logikschaltungen

Eigenschaften von TTL-Logikbausteinen

2. Einfache logische Funktionen

4-nach-1-Multiplexer

Dekodierschaltungen

Heiko Bauke

17. Juni 1999

Das Gatter 74LS00 ist der Grundbaustein der TTL-Logik. Tabelle 1 ist die Funktionstabelle dieses NAND-Bausteins. In der Schaltung in Bild 1 dient die LED zur Anzeige der Pegel, Leuchten bedeutet Hi. Die Ausgangsspannung beträgt im Lo-Zustand $\unit{0,141}{\volt}$ und im Hi-Zustand $\unit{4,311}{\volt}$ (unter Last der LED). Schaltet man beide Eingänge auf Lo, so fließt über diese zusammen ein Strom von $\unit{66}{\micro\ampere}$ . Im Hi-Zustand fließt kein Strom.

**Bild 1:** TTL-Gatter 74LS00 (NAND) zur LED-Ansteuerung
$\psfrag{+5V}{\tiny\unit{+5}{\volt}} \psfrag{0V}{\tiny\unit{0}{\volt}} \psfrag{... ... \psfrag{Modul}{\tiny Modul} \includegraphics [scale=0.6667]{schalt1.eps}% \par$

Tabelle 1: Funktionstabelle für die NAND-Verknüpfung

$E_{2}$ $E_{1}$ LED

0 0 1 leuchtet

0 1 1 leuchtet

1 0 1 leuchtet

1 1 0 leuchtet nicht

Mit der Schaltung in Bild 2 kann man die Übertragungskennlinie eines TTL-Gatters aufnehmen. Bild 3 zeigt diese Übertragungskennlinie mit den Eingangs- und Ausgangangspegeln für TTL.

**Bild 2:** Schaltung zur Aufnahme der Übertragungskennlinie eines 74LS00 (NAND)
$\psfrag{+5V}{\tiny\unit{+5}{\volt}} \psfrag{BAY 19}{\tiny BAY\,19} \psfrag{&}{... ...{100}{\tiny\unit{100}{\ohm}} \includegraphics [scale=0.6667]{schalt2.eps}% \par$

**Bild 3:** Übertragungskennlinie eines 74LS00 (NAND)
$% \includegraphics [scale=0.6667]{oszi.eps}% \par$

Aus NAND-Gattern können alle anderen logischen Verknüpfungen Abgeleitet werden. Dies soll am Beispeil der OR-Verknüpfung gezeigt werden. Für die Schaltung in Bild 4 gilt

$\begin{displaymath} A_{1}=\overline{E_{1}\wedge E_{1}}=\overline{E_{1}}\qquad A_{2}=\overline{E_{2}\wedge E_{2}}=\overline{E_{2}}\,. \end{displaymath}$

(1)

Am Ausgang liegt das Signal

$\begin{displaymath} A_{3}=\overline{A_{1}\wedge A_{2}}= \overline{\overline{E_... ..._{2}}}= \overline{\overline{E_{1}\vee E_{2}}}=E_{1}\vee E_{2} \end{displaymath}$

(2)

an. Es handelt sich also um eine OR-Verknüpfung. Die Funktionstabelle 2 bestätigt dies.

**Bild 4:** OR-Funktion mit NAND-Gattern realisiert
$\psfrag{E1}{\tiny$E_1$} \psfrag{E2}{\tiny$E_2$} \psfrag{A1}{\tiny$A_1$} \psfr... ...{\tiny$A_3$} \psfrag{&}{\&} \includegraphics [scale=0.6667]{schalt3.eps}% \par$

Ebenso kann man auch eine XOR-Funktion mit NAND-Gattern realisieren, wie in Bild 5. Tabelle 2 zeigt die Funktionstabelle der Vernüpfung.

**Bild 5:** XOR-Funktion mit NAND-Gattern realisiert
$\psfrag{E1}{\tiny$E_1$} \psfrag{E2}{\tiny$E_2$} \psfrag{A1}{\tiny$A_1$} \psfr... ...{\tiny$A_4$} \psfrag{&}{\&} \includegraphics [scale=0.6667]{schalt4.eps}% \par$

**Tabelle 3:** Funktionstabelle für die XOR-Verknüpfung
$E_{2}$	$E_{1}$	$A_{1}=\overline{E_{1}\wedge E_{2}}$	$A_{2}=\overline{E_{1}\wedge A_{1}}$	$A_{3}=\overline{E_{2}\wedge A_{1}}$	$A_{4}=\overline{A_{2}\wedge A_{3}}$
0	0	1	1	1	0
0	1	1	0	1	1
1	0	1	1	0	1
1	1	0	1	1	0

Aus der XOR-Verknüpfung kann man durch ein weiteres AND-Gatter (in Bild 6 durch zwei NAND-Gatter realisiert) einen Halbaddierer für zwei Bit mit Übertrag machen.

**Bild 6:** Halbaddierer mit NAND-Gattern realisiert
$\psfrag{E1}{\tiny$E_1$} \psfrag{E2}{\tiny$E_2$} \psfrag{S}{\tiny$S$} \psfrag{C}{\tiny$C$} \psfrag{&}{\&} \includegraphics [scale=0.6667]{schalt4a.eps}% \par$

**Tabelle 4:** Funktionstabelle für den Halbaddierer
$E_{2}$	$E_{1}$
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

Eine Multiplexschaltung gibt das Einganssignal einer von mehreren Singnalleitungen auf den Ausgang. Die Signalleitung deren Pegel auf den Ausgang gegeben wird, wird über einen Adressbus gewählt. Bild 7 zeigt einen 4-nach-1-Multiplexer. Wenn man die Theoreme von DEMORGAN anwendet, kann man die Schaltung wie in Bild 8 gezeigt, umgestalten. Die Funktionstabelle dieses 4-nach-1-Multiplexers ist Tabelle 3 zu entnehmen.

**Bild 7:** 4-nach-1-Multiplexer
$\psfrag{A1}{\tiny$A_1$} \psfrag{A2}{\tiny$A_2$} \psfrag{A1}{\tiny$A_1$} \psfr... ...frag{&}{\&} \psfrag{>1}{>1} \includegraphics [scale=0.6667]{schalt5.eps}% \par$

**Bild 8:** 4-nach-1-Multiplexer nur aus NAND-Gattern aufgebaut
$\psfrag{E1}{\tiny$E_1$} \psfrag{E2}{\tiny$E_2$} \psfrag{S}{\tiny$S$} \psfrag{C}{\tiny$C$} \psfrag{&}{\&} \includegraphics [scale=0.6667]{schalt5a.eps}% \par$

**Tabelle 5:** Funktionstabelle für den 4-nach-1 Multiplexer
$A_{1}$	$A_{0}$	$D_{3}$	$D_{2}$	$D_{1}$	$D_{0}$
0	0	0	0	0	0	0
0	0	0	0	0	1	1
0	0	0	0	1	0	0
0	0	0	0	1	1	1
0	0	0	1	0	0	0
0	0	0	1	0	1	1
0	0	0	1	1	0	0
0	0	0	1	1	1	1
0	0	1	0	0	0	0
0	0	1	0	0	1	1
0	0	1	0	1	0	0
0	0	1	0	1	1	1
0	0	1	1	0	0	0
0	0	1	1	0	1	1
0	0	1	1	1	0	0
0	0	1	1	1	1	1
0	1	0	0	0	0	0
0	1	0	0	0	1	0
0	1	0	0	1	0	1
0	1	0	0	1	1	1
0	1	0	1	0	0	0
0	1	0	1	0	1	0
0	1	0	1	1	0	1
0	1	0	1	1	1	1
0	1	1	0	0	0	0
0	1	1	0	0	1	0
0	1	1	0	1	0	1
0	1	1	0	1	1	1
0	1	1	1	0	0	0
0	1	1	1	0	1	0
0	1	1	1	1	0	1
0	1	1	1	1	1	1
1	0	0	0	0	0	0
1	0	0	0	0	1	0
1	0	0	0	1	0	0
1	0	0	0	1	1	0
1	0	0	1	0	0	1
1	0	0	1	0	1	1
1	0	0	1	1	0	1
1	0	0	1	1	1	1
1	0	1	0	0	0	0
1	0	1	0	0	1	0
1	0	1	0	1	0	0
1	0	1	0	1	1	0
1	0	1	1	0	0	1
1	0	1	1	0	1	1
1	0	1	1	1	0	1
1	0	1	1	1	1	1
1	1	0	0	0	0	0
1	1	0	0	0	1	0
1	1	0	0	1	0	0
1	1	0	0	1	1	0
1	1	0	1	0	0	0
1	1	0	1	0	1	0
1	1	0	1	1	0	0
1	1	0	1	1	1	0
1	1	1	0	0	0	1
1	1	1	0	0	1	1
1	1	1	0	1	0	1
1	1	1	0	1	1	1
1	1	1	1	0	0	1
1	1	1	1	0	1	1
1	1	1	1	1	0	1
1	1	1	1	1	1	1

$A_{1}=\overline{E_{1}}$

$A_{2}=\overline{E_{2}}$

$A_{3}=\overline{A_{1}\wedge A_{2}}=E_{1}\vee E_{2}$

Eine Dekodierschaltung dekodiert eine Binärzahl. Das heißt, das Anlegen einer Binärzahl am Eingang ergibt einen definierten logischen Zustand auf der der Binärzahl zugeordneten Leitung, während die anderen Leitungen den inversen logischen Zustand haben. Bild 9 zeigt einen Lo-aktiven (auf den Ausgang bezogen) 1-aus-4 Dekoder. Tabelle 6 ist die dazugehörige Wahrheitstabelle.

**Bild 9:** 1-aus-4 Dekoder
$\psfrag{E1}{\tiny$E_{1}$} \psfrag{E2}{\tiny$E_{2}$} \psfrag{0}{\tiny$A_{0}$} ... ...tiny$A_{3}$} \psfrag{&}{\&} \includegraphics [scale=0.6667]{schalt6.eps}% \par$

**Tabelle 6:** Funktionstabelle für den 1-aus-4 Dekodierer
$E_{2}$	$E_{1}$	$A_{0}$	$A_{1}$	$A_{2}$	$A_{3}$
0	0	0	1	1	1
0	1	1	0	1	1
1	0	1	1	0	1
1	1	1	1	1	0

Eine weitere Dekodierschaltung ist die Ansteuerung einer Siebensegmentanzeige. Hier müssen die Segmente der Anzeige so angesteuert werden, dass die Anzeige dem 4-bit-Word in Hexadizimaler Darstellung entspricht.

**Tabelle 7:** Darstellung von Binärzahlen mittels Siebensegmentanzeige
Dezimalzahl	Binärzahl	Hexadezimalzahl	7-Segment-Anzeige
0	0000	0	$\includegraphics[scale=0.075]{0.eps}$
1	0001	1	$\includegraphics[scale=0.075]{1.eps}$
2	0010	2	$\includegraphics[scale=0.075]{2.eps}$
3	0011	3	$\includegraphics[scale=0.075]{3.eps}$
3	0100	4	$\includegraphics[scale=0.075]{4.eps}$
5	0101	5	$\includegraphics[scale=0.075]{5.eps}$
6	0110	6	$\includegraphics[scale=0.075]{6.eps}$
7	0111	7	$\includegraphics[scale=0.075]{7.eps}$
8	1000	8	$\includegraphics[scale=0.075]{8.eps}$
9	1001	9	$\includegraphics[scale=0.075]{9.eps}$
10	1010	a	$\includegraphics[scale=0.075]{a.eps}$
11	1011	b	$\includegraphics[scale=0.075]{b.eps}$
12	1100	c	$\includegraphics[scale=0.075]{c.eps}$
13	1101	d	$\includegraphics[scale=0.075]{d.eps}$
14	1110	e	$\includegraphics[scale=0.075]{e.eps}$
15	1111	f	$\includegraphics[scale=0.075]{f.eps}$